

Patent number:

JP2002006138

Publication date:

2002-01-09

Inventor:

AMINAKA EIICHIRO; NISHIKAWA HIDEYUKI; KAWADA KEN

Applicant:

FUJI PHOTO FILM CO LTD

Classification:

- international:

G02B5/30; G02F1/13; G02F1/13363

- european:

Application number:

JP20000292761 20000926


Priority number(s):

Abstract of JP2002006138

PROBLEM TO BE SOLVED: To form an optical two-axes compensation sheet having mutually different refraction index main values in three directions by employing liquid crystalline molecules.

SOLUTION: Optical two-axes liquid crystalline molecules having mutually different refraction index main values in three directions are used, or discotic liquid crystalline molecules having optical one-axis characteristics are aligned before projecting a polarized light, or stick-like liquid crystalline molecules having optical one-axis characteristics is aligned in a cholesteric state before projecting the polarized light.

Best Available Copy



Data supplied from the esp@cenet database - Patent Abstracts of Japan

® 日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平2-6138

®Int.Cl. 5

識別記号

广内整理番号

❸公開 平成2年(1990)1月10日

B 41 J 2/05 H 01 L 27/04

P 7514-5F 7513-2C

7513-2C B 41 J 3/04

103 B

審査請求 未請求 請求項の数 1 (全8頁)

60発明の名称

パプル・インクジェツト印字機構のシリコン集積回路チツブ

②特 顧 平1-48427

郊出 題 平1(1989)2月28日

優先権主張

@1988年3月7日@米国(US)@164669

⑦発 明 者 ウイリアム ジー ホ

アメリカ合衆国 ニユーヨーク州 14580 ウェブスター

ーキンズ

ストーニー ポイント トレイル 175

⑦発明者 キャシー ジェイ パーク

アメリカ合衆国 ニユーヨーク州 14625 ロチエスター

スーペリア ロード 135

の出 顋 人 ゼロツクス コーポレ

ーション

アメリカ合衆国 ニューヨーク州 14644 ロチエスター

ゼロツクス スクエア(番地なし)

四代 理 人 弁理士 中村

..

稔

外7名

明和音

1. 発明の名称

バブル・インクジェット印字機構のシリコン 集積回路チップ

2.特許請求の範囲

複数のポリシリコン抵抗素子に電気的に接続 した複数の MOS トランジスタ・スイッチで構 成したモノリシック・シリコン集積回路チップ であって、

前記抵抗素子を、約 1 ~ 4 ミクロンの厚さを有する無成長フィールド酸化層の上に形成したことを特徴とするシリコン集積回路チップ。

3. 発明の詳細な説明

産業上の利用分断

本発明は、パブル・インクジェット印字機構、 より詳細には、能動駆動回路、論理回路および発 無抵抗素子を含む条積回路チップに関するもので ある。

発明が解決しようとする課題

特別の処理工程を必要とせずに、発無抵抗素子 構造を MOS 駆動回路と一緒に同一ウェーハの上 に直接かつ容易に無視してチップを製造すること ができれば、もちろん望ましいし、コストの面で も有益である。

従来の技術

MOS 形の駆動回路網を使用する従来の装置は、 米国特許第4,595,821号、同第4,532,530号に開示 されている。

前記米国特許第4.595.821号には、セラミック 基板の上に抵抗素子と C-MOS 耐御回路を取り付 けたサーマル印字ヘッドが開示されている。この 形態は、サーマル・インクジェット印字機構に使

特開平2-G138(2)

用するには適さない。前記米国特許第4.532,530 号の場合は、第4A図および第4B図の実施例のよう にサーマル印字へッドを製作している。多結品シ リコンを使用し、抵抗素子と関連駆動回路を同時 に形成している。この形態は、個別使用換触プロ セスによって、各抵抗素子をボンディング・パッドに結合する必要がある。コスト、限られた信頼 性、各抵抗素子をボンディング・パッドに結合す るために必要なインクジェット・チップ・パラメ ータ空間などの諸要因は、安価な高速印字機構や 300 spi 以上の密度で印字する場合には都合が感い。

課題を解決するための手段

本発明は、第1の態様として、MOS トランジスタ駆動回路と発熱抵抗素子を一緒に組み入れた、従来のデパイスよりも動作信頼性が高く、よりコンパクトなモノリシック・シリコン半導体集積回路チップを提供する。また、第2の態様として、チップ・サイズを小さくする一方、トランジスタ駆動回路のブレークダウン電圧を高め、かつ熱効

致の滴発生用バブル・インクジェット・チャンネルから成る直線アレーが入っている。インク滴12 は記録媒体13に向けて発射され、配録媒体13は印字ヘッド11が矢印15の方向に記録媒体を横切って1回移動するごとにステップ・モーター16によって矢印14の方向に所定の距離だけステップ送りされる。記録媒体13たとえば供給ロール17に巻かれた用紙は、周知の手段でステップ・モーター16によってロール18の上にステップ送りされる。

印字ヘッド11は、周知の手段たとえば2個の平行案内レール20に沿って往復するように構成された支持体19に固定されている。印字ヘッドの支持体19は、記録媒体がステップ送りされる方向に垂直に、記録媒体に平行な方向に記録媒体を横切って前後に移動するキャリッジ組立体29で構成されている。印字ヘッドの往復運動は、衆21と一対の回転可健なアーリー22によって行われ、一方のアーリーは可逆モーター23によって駆動される。

印字ヘッドi1に入っている直線アレーを構成する各インク・チャンネル内の個々のパブル発生用

卒を高めるように改良した半導体 N-HOS 製造技 術を提供する。

本発明は、インクジェット・アリンタ、より詳細にはバブル・インクジェット印字へッドに使用する HOS駆動回路と発熱抵抗素子を一緒に組み入れたモノリシック・シリコン集積回路チップに関するものである。

本集種回路チップは、複数のポリシリコン発熱抵抗素子に電気的に接続された複数のポリシリコン・ゲート付き HOS トランジスタ・スイッチで構成され、前記発熱抵抗素子は、約 1 ~ 4 ミクロンの厚さをもつ熱成長フィールド酸化層の上に形成される。

実施例

サーマル・インクジェット印字機構を使用する プリンタは、用紙が静止し、印字ヘッドが移動す。 る方式もあるし、用紙が移動し、ページ幅印字ヘッドが静止している方式もある。第1因は、キャリッジ形パブル・インクジェット印字機構10を示す。 住復キャリッジ組立体29の印字ヘッド11には、複

抵抗素子に対し、制御器25から配線24を介して電流パルスが印加される。このインク滴を発生させる電流パルスは、電極28を介して制御器が受け取ったディジタル・データ信号に応じて作られる。インク・チャンネルは、動作中は、ホース27を経由してインク供給源28からのインクで充満した状態に維持される。

第2図は、第1図に示したキャリッジ組立体29の拡大部分断面斜視図である。印字ヘッド11は3っの部分から成ることがわかる。第1の部分はリード線とモノリシック・シリコン半導体集積回路チップ48を含む蒸板41である。他の2っの部分は、インク・チャンネル49aとマニホルド49bを有するチャンネル板49を構成している。チャンネル板49は2個の独立部品31.32で示してあるが、チャンネル板は一体構造にすることもできる。インク・チャンネル49aとインク・マニホルド49bはチャンネル板部品31の中に形成されており、各インク・チャンネル49aの一端はチャンネル板に形成されたノズルに通じており、他端はインク・マニホルド

特開平2-6138(3)

49bに通じ ている。インク・マニホルド49bはチャンネル板部品31内の点線で示した通路34を介してインク供給ホース27に通じている。チャンネル板部品32はチャンネル49aとマニホルド49bをおおう平らな部村で、シリコン茲板41に正しく整合され、固定されている。

て疑い SiO。層を作り、その上にシリコン塩化マ スク層を窓着して作る。最初のフォトレジスト層 を弦布し、能動エンハンスメント型デバイス領域 とディアレション型領域を形成する領域の上をパ ターニングする(パターンを開孔する)。フォト レジストは、最初に Si,N。層をパターニングす るために、次に能効デバイス領域からチャンネル ストップ・ホウ素インプラント54をプロックする ために使用される。チャンネルストップ・ホウ素 インプラント54は、フィールド酸化層52に整合し ている。次に、フォトレジストを除去し、ウェー ハを一連の化学溶液の中で洗浄し、約 100℃ の 温度まで加熱する。ウェーハの上に蒸気を流して、 その表面を数時間酸化させる。SinN、が存在する シリコン表面は酸化されない。次に、SiaN、とパッ ドSiOzを除去すると、健動デバイス領域にむき 出しのシリコンが残り、その他の領域に厚い分離 用酸化物(フィールド酸化層52)が残る。次に、 パターニングした第2のフォトレジスト層とn型 シリコン・ドーパントのイオン注入によって、能

動デパイス領域を、ディアレッション型(通常オ ン)またはエンハンスメント型(通常オフ)にす る。次に、レジストをはがし、ウェーハを洗浄し た後、薄い (≤150 nm)ゲート酸化層58が成長す るまで、一般に、乾燥 0』の中で、場合によって は蒸気中でウェーハを加熱する。ゲート酸化層を 通したしきい値餌整ホウ素インプントによって、 エンハンスメント型デバイスのもさい値電圧が定 まる。次に、ポリシリコン層58を蒸着し、ドーピ ングを行い、デバイス・ゲートを形成し、追加の 記録を行うためにパターニングする。レジストを 除去し、イオン注入または拡散によって、濃くド ーピングした n+ソース領域60とドレン領域62を、 ゲート層58の周囲に形成する。ポリシリコン層58 とソース領域80とドレン領域82を再酸化させ、燐 ガラスを蒸着した後、その表面を平たんにするた め高温で流動化し、燐ガラス暦84を形成する。次 に、4番目のフォトレジストを塗布し、パターニ ングを行い、エッチングして、ゲート層58、ソー ス領域60およびドレン領域62に対する接触を行う

ことを許す道66.68を生成する。洗浄処理の後、アルミニウム金属被覆処理を行い、5番目のフォトレジスト間を用いてパターニングし、チップ上の種々のデバイスを相互に接続すると同時に、ドレンおよびソースに対する相互接続70を形成する。次に、SiO。または Si,N。低温層を塗布し、チップの相互接続ができるようにパターニングする。このデバイスのドレンにバイアスを印加すると、ドレン領域周囲の領域はキャリヤが減少する。バイアスを続けて増大させると、ゲートとドレンの接合部に存在する高電界のために、その接合部で絶縁破壊が生じる。

第3図は、同じ基板の上に MOS トランジスタ・スイッチと発熱抵抗器を一体に集積した能動アドレス・チップ48を示す。このチップは、第5図のチップ構造を製作するとき用いた方法を修正して製造する。この修正によって、後でわかるように、性能が改善される。第3図について説明すると、チャンネルストップ・ホウ素インプラント74を行った後、高温度においてフィールド酸化層72を成其

特開平2-6138 (4)

させる。本発明の第1の特徴として、フィールド 酸化層の厚さは少なくとも 1 ミクロンである。 パワー領域にゲート酸化層78を成長させ、単一ボ リシリコン値を蒸着させてトランジスタ・ゲート 78と抵抗器79を形成する。このポリシリコン層は、 5 Ω/□ ~ 5 kΩ/□のシート抵抗を生み出す。 薄くドーピングしたソース80とドレン82を形成し、 500Ω/□ ~ 20 kΩ/□ (約 4 kΩ/□が好ましい) のシート抵抗を生み出すため薄くドーピングした ソース80とドレン82を形成するとき、能動トラン ジスタ・デバイス・チャンネル領域からイオン注 入をマスクするために、このポリシリコンが使用 される。次にウェーハを洗浄し、再び散化させて 熟酸化層83を形成する。次に燐添加ガラス層84を 熱酸化層83の上に蒸着し、その泉面を平たん化す るため高温度において流動化させる。次にフォト レジストを独布し、パターニングしてドレン82に 対する道86とソース80の対する道88を形成する。 本発明の第2の特徴として、輝くドーピングした ドレン82とソース80と、アルミニウム金属被覆84.

98との間にオーム接触が得られるように、接触領 域をn+イオン・インプラント90,92で濃くドーピ ングする。過くドーピングした領域80,82を活性 化するため必要な熱サイクル後、ウェーハを洗浄 し、アルミニウム被覆を旋して、相互接続(アル ミニウム配線)94.98を形成し、ソース領域とド レン領域およびポリシリコン・ゲート領域84に接 触させる。動作中、ドレン82にパイアスが印加さ れると、ゲート78の周囲の領域は、キャリヤがド レン領域82に流れてキャリヤが減少した空乏状態 になる結果、空乏領域の縁は線98,100で描いた境 界線に似ていると考えられる。ドレン領域が空乏 状態になるので、ゲート78とドレン・インプラン ト90の接合部における電界はきびしくなく、絶縁 破壊まで高電圧が許される。第5図に示した従来 のデバイスのブレークダウン電圧は約20ポルトで あるが、n-ドリフト周82をポリシリコン・ゲー ト78にセルフアライニング(自己整合)すること によって、プレークダウン電圧を75ポルト以上に 高めることが可能である。以下の表に示すように、

取動回路のプレークダウン電圧とチップ・サイズとの間には、逆相関関係が存在する。動作電圧が60ポルトから15ポルトへ減少すると、チップ・サイズが80ミルから140ミルへ大きくなる。集積回路のサイズが大きくなると、素材面積がより収量なりであることと、サイズの増加につれて収量が落ちることから、製造コストが急激に上昇する。ブレークダウン電圧を15ポルトから60ポルトへ高めることで、チップ・サイズを140ミルから80ミルへ小さくすれば、少なくともチップの製造コストは半減する。

表

電圧 .	トランジスタ	長さ	サイズ	抵抗器
(Y)	(m m)	(ミル)	(ミル)	(Ω)
15	84×2000	80	140	64
30	84×1000	40	100	90
45	84×750	30	90	127
60	84×500	20	80	360

上に述べたように、フィールド酸化層72は厚さ 1 ミクロン以上に成長させる。前に述べた標準 N-NOS プロセスにおいては、シリコン・ウェーハ 表面のトランジスタが形成されない領域では、フィ ールド酸化層を 1.0 ミクロン以下の厚さに成長 させた。この厚さは個々のトランジスタを電気的 に分離するには十分であった。サーマル・インク ジェット印字環境において考慮すべき大事な点は、 発無抵抗器領域から効率よく放熱させることであ る。発熱抵抗器は、一般に、 2.~ 10マイクロ秒 の電流パルスで加熱される。300 spi 印字機構に おいてインク滴を噴射させるのに必要なエネルギ ーは、抵抗器構造の効率によるが、15 ~ 50 マ イクロジュールである。低抗器をフィールド酸化 領域の上面に置けば、抵抗器から熱伝導性シリコ ン基板への熱伝導が少ない熱効率のよい抵抗器構 **遺になり、したがって消費電力が少なくなるであ** ろう。フィールド酸化暦を 1 ~ 4 ミクロンの厚 さまで形成すれば、熱効率のよいデバイスが可能 であることがわかった。たとえば、 3 µsec の

特別平2-6138(5)

加熱パルスの場合、低抗体からフィールド酸化層 を通ってシリコン茲板への無流によって生じる放 熟は、フィールド酸化層が少なくとも 2.0ミクロ ン厚さのとき最小になる。好ましいフィールド酸 化層の厚さの上限は、フィールド酸化層と能動デ バイス領域に侵入するドーパントによって制限さ れ、ドーパントの侵入は酸化層の厚さと共に超直 採的に増加する。 5μm 幅のエンハンスメント 型 N-MOS デバイスは、10μm 幅のデバイスに比 べて、± 5 %すなわち100 mV のしきい値シフ トを有することが実験で判った。したがって、 2.0μm 厚さのフィールド酸化層で 5μmゲート N-MOS 論理回路を作ることは容易である。数値計 算では、 3μsec の加熱パルスの場合、熱酸化階 の厚さが 1.0 ~ 2.0μmの間の熱効率の差は、 21%であったが、5μ secの加熱パルスの場合の熱 効率の差は37%であることが判った。したがって、 選択した加熱パルスの長さについて、最適な熱効 率が得られるように、熱酸化層の厚さを調整しな ければならない.

ドリフト暦108を形成する。これら2っのインプ **ランテーション工程を実施した後、フィールド酸** 化層を約 2 ミクロンの厚さまで成長させる。こ のゲート酸化層成長プロセスに続いて、最初のボ リシリコン110を蒸着する。この層を蒸着し、ド ーピングし、パターニングした後、イオン注入ま たは拡散によってソース112とドレン114を形成す る。ウェーハを洗浄し、ポリシリコン領域、ソー ス領域、ドレン領域の上に熱酸化層116を成長さ せる。次に、ドリフト層フィールド・プレートお よび隣接するフィールド酸化層領域上に抵抗素子 として使用するため、第2のポリシリコン層118 を蒸着し、薄くドーピングし、パターニングする。 続いて流浄した後、熱酸化によって層120を形成 し、次に燐添加ガラスを蒸着して層122を形成す る。続いて、フォトレジストを塗布し、パターニ ングして、ソース112、ドレン114、およびゲート・ ポリシリコン110およびドリフト層フィールド・ アレート・ポリシリコン層118への道124,126を形 成する。次に、ウェーハを金属被覆して、ソース、

次に、本発明の第3の特徴として、抵抗器の上に複合層97を蒸着することについて説明する。ポリシリコン低抗器は、その上でインクを加熱することによって発生する気泡の崩壊により損傷を受けることが判った。デバイスは、1000ページの印字に相当する10°サイクルで機能しなくなる。抵抗器を複合層79で被覆すると、使用寿命は10°サイクルまで延びる。

第3図に示したチップの実施例は、単一レベルのボリシリコンを、駆動に要性した。のおり、スタの政権に対象を使用して製作した。のは、大学の政権については、抵抗素子と駆動回れては、抵抗素子とないのが一トに1っづつ、2レベルのあることが望ましいことがあることが望ましいことがある。このでは、チャンネルストツア・ホウ素インピングした層100、102を形成させる。次に、フィールド酸化價域の下のシリコンの一部を燐でカウンタ・ドーピングして、薄くドーピングしたカー型

ドレンおよびポリシリコン層に接触している相互 接続(アルミニウム配線)130,132を形成する。

動作中、ドレンに電圧が印加されると、ドリフト層108が、接地されたウェーハと接地されたフィールド・プレート・ポリシリコン層118の間でピンチオフされる。したがって、ドリフト層108は、図示した領域124でキャリヤが減少する。長い距離にわたってピンチオフされるので、このチップ構造は、チップのレイアウトおよび基板の抵抗率のために、非常に高いチップ構造の1つの利点電圧を効果が電流に比がで、低流体の前では、共通の寄生効果が電流に比がで、低流体の前方を異なるとである。とがの影響が最小になることである。

以上説明した2っのケースは、閣動回路を抵抗 業子と同時に製作できることを実証している。駅 動回路の存在のみで、相互接続は、 N 個から ≒ 2√N へ減らすことができる。たとえば、≒15 の接続で 50個のインクジェットをアドレスする

特開平2-6138(6)

ことができ、≒ 30個の接続で200個のインクジェッ トをアドレスすることができる。

論理回路網を付加することにより、大形アレー の場合には重大な事になる相互接続をさらに減ら すことができる。任意の多数のインクジェットを 6 個または 7 個の電気技統でアドレスすること ができる。チップ製造順序にデアレション型フォ トレジスト・マスキング工程とインプラント処理 工程を含めることによって、N-MOS 論理回路を付 加することができるので、デブレション型(常時 オン)デバイスとエンハンスメント型(常時オフ) デバイスを用いて論理ゲートを形成することがで きる。低複素子と駆動回路のゲートを形成するた めに使用するポリシリコンは、何時に論理回路素 子のゲートを形成するためにも使用される。

N-MOS 技術で論理ゲートを製造することは、そ の製造の簡単さと低コストの点でより好ましいが、 C-NOS 論理回路技術を使用して、上記の回路をモ ノリシック形式で間様に形成するすることができ よう。能動デバイスをフィールド酸化層の上に形

成したが、ある種のシステムには、サファイアな どの絶縁性基板を同様に使用することができる。 4. 図面の簡単な説明

第1団は、本発明を組み入れたキャリッジ型バ ブル・インクジェット印字機構の略斜視図、

第2図は、第1図に示したパブル・インクジェッ ト印字ヘッドの拡大斜視図、

第3図は、本発明の集積回路チップの第1の実 施例の拡大断面図、

第4回は、本発明の集積回路チップの第2の実 施例の拡大断面図、

第5図は、従来のシリコン論理集積回路の拡大 断面図である.

符号の説明

10…バブル・インクジェット印字機構、

11…印字ヘッド、 12…インク湾、

18…ステップモーター、17…供給ロール、

18…ロール、

13…記録媒体、

19…支持体、 20…案内レール、

21… 索、

22…プーリー、

23… 可逆モーター、

24…配線、

25…制御器、

28… 電板。

27…ホース、

28…インク供給源、

29…キャリッジ租立体、

31,32…チャンネル板部品、

33…ノズル、

34… 通路、

41… 荔板、

48… 集積回路チップ、

49…チャンネル板、

494…インクチャンネル、

49b…インクマニホルド、

50…従来のデバイス、 52…フィールド酸化層.

54…チャンネルストップ・ホウ素インプラント、

58…ゲート酸化層、

58…ポリシリコン層、

62…ドレン領域、

60…ソース領域、

84…煩添加ガラス層、 66,68…道、

70…相互接続、

72…フィールド酸化層、

74…チャンネルストップ・ホウ素インプラント、

76…ゲート酸化層、

78…ゲート、

79…抵抗器、

80…ソース、

82…ドレン、

83… 熱酸化層、

84…燐添加ガラス層、 88.88…道、

90,92… n+イオン・インプラント、

94,98…相互接続(アルミニウム配線)、

98,100…境界線、

100,102…漁くドーピングした層、

104…フィールド酸化層、108… n -ドリフト層、

110…ポリシリコン層、 112…ソース、

114…ドレン、

116… 熱酸化層、


14,15…移動方向、


118…ポリシリコン層、 120… 熱酸化層、


122… 撰添加ガラス僧、 124,126… 遊、


130,132… 相互接続 (アルミニウム配線)。

特別平2-6138 (フ)












FIG. 5 WROTHIX

特許法第17条の2の規定による補正の掲載

1 年特許願第 48427 号(特開平 平成 2 年 1月10日 6138 号, 平成 2 -公開特許公報 号掲載) につ 2 -6 2 発行 いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。 2 (4)

Int. C1. 5	識別 記号	庁内整理番号
B41J 2/05 H01L 27/04	IC 5	P-7514-5F B-7513-2C B41J 3/04 -103

特許請求の範囲

(1) 複数のポリシリコン抵抗素子に電気的に接続 した複数のMOSトランジスタ・スイッチで樹 成したモノリシック・シリコン集務回路チップ であって、

前記抵抗粜子を、約1~4ミクロンの厚さを 有する熱成長フィールド酸化層の上に形成した ことを特徴とするシリコン集積回路チップ。

- (2) 請求項1記載の集積回路チップにおいて、前 記トラングスタ・スイッチがポリシリコンであることを特徴とする集積回路。
- (3) 請求項2記載の集積回路チップにおいて、トランジスタ・スイッチのゲート及び抵抗層について単層のポリシリコンを用いたことを特徴とする集積回路チップ。
- (4) 請求項 2 記載の集積回路チップにおいて、第 1 のポリシリコン・レベルがトランジスタ・ス イッチのゲートを形成し、第 2 のポリシリコン ・レベルが抵抗案子を形成していることを特徴 とする集積回路チップ。

平成 2.4.-3 免行 手 根 簡 正 章

平成 年.12.-1

特許庁長官 吉田文 整 殷

1.事件の表示 平成1年特許観第48427 面

2.発明の名称 パブル・インクジェット 印字機構 のシリコン集権回路チップ

3. 補正をする者

事件との関係 出 顧 人

名 称 ゼロックス コーポレーション

4.代 理 人

住 所 東京都千代田区丸の内3丁目3番1号 電話(代)211-8741

氏 名 (5995) 弁理士 中 村

5.補正命令の日付 自 発

6.本補正により増加する請求項の数 8

7. 補正の対象 明細書の特許請求の範囲の個

8,増元の内容

別紙のとおり



- (5) 請求項4記載の集積回路チップにおいて、第 2のポリシリコン・レベルがフィールド酸化層 の下に形成されたドリフト領域にフィールドプレートを形成していることを特徴とする集積回 路デップ。
- (6) 請求項2記載の集積回路チップにおいて、前 記トランジスタがNMOSまたはCMOSポリ シリコンゲート付の論理トランジスタを包含す ることを特徴とする集積回路チップ。
- (7) 請求項3記載の集資回路チップにおいて、さらに、少なくともトランジスタ・ドレン領域に設けてあってトランジスタ・ゲートに隣接してキャリヤ消耗領域を発生させ、破壊の抑圧によってより高い作動電圧を可能とする n ー イオン・インプラントを包含することを特徴とする集種回路チップ。
- (8) 請求項1記載の築積回路チップにおいて、p タイプのシリコン・ウエーファで作ってあることを特徴とする築積回路チップ。
- (9) 請求項2記載の集積回路チップにおいて、前

記フィールド酸化層が熱酸化工程とその後に行うドープあるいは非ドープ式酸化物付着工程の 2 段階で形成されることを特徴とする集積回路 チップ。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потигр

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.